PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-280461

(43)Date of publication of application: 27.09.2002

(51)Int.CI.

H01L 21/8238 H01L 27/092 H01L 21/316 H01L 21/8234 H01L 27/088 H01L 29/78

(21)Application number: 2001-082614

(71)Applicant : MITSUBISHI ELECTRIC CORP

(22)Date of filing:

22.03.2001


(72)Inventor: HORIKAWA TAKESHI

(54) SEMICONDUCTOR DEVICE AND ITS FABRICATING METHOD

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a semiconductor device in which the threshold voltage of each MISFET can be controlled independently.

SOLUTION: The second insulation film 142, 342 of a gate insulation film 14, 34 comprises a high permittivity film having a dielectric constant not smaller than 8 and at least one high permittivity film of the second insulation film 142 or 342 is doped with at least one kind of impurity metal ions. The impurity metal ion has a valence number different by 1 from that of metal ions composing the high permittivity film. At least one of the density and polarity of charge defect in the high permittivity film is differentiated between the second insulation films 142 and 342 by such a doping.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-280461

(P2002-280461A)

(43)公開日 平成14年9月27日(2002.9.27)

(51) Int.Cl.7		識別記号		FΙ			ŕ	73ト*(参考)
H01L	21/8238			H01	L 21/316		x	5 F O 4 8
	27/092				27/08		321D	5F058
	21/316						102C	5 F 1 4 0
	21/8234				29/78		301G	
	27/088							
			案本謝少	未離少 龍	請求項の数12	OT.	(全 15 百)	昌級百に続く

(21)出願番号

特願2001-82614(P2001-82614)

(22)出願日

平成13年3月22日(2001.3.22)

(71)出願人 000006013

三菱電機株式会社

東京都千代田区丸の内二丁目2番3号

(72)発明者 堀川 剛

東京都千代田区丸の内二丁目2番3号 三

菱電機株式会社内

(74)代理人 100089233

弁理士 吉田 茂明 (外2名)


最終頁に続く

(54) 【発明の名称】 半導体装置及び半導体装置の製造方法

(57)【 要約】

【課題】 各MI SFETのしきい値電圧を独立に制御可能な半導体装置を提供する。

【解決手段】 ゲート 絶縁膜1 4,34の第2 絶縁膜1 42,342 は比誘電率が8 以上の高誘電率膜を含んで成り、第2 絶縁膜1 42,342 の少なくとも一方の高誘電率膜中に少なくとも1 種類の不純物金属イオンがドーピングされている。不純物金属イオンの価数は高誘電率膜を成す金属イオンのそれとは1 だけ異なる。かかるドーピングによって、第2 絶縁膜142,342 間で高誘電率膜中の荷電欠陥の密度と極性との少なくとも一方が違えられている。



1:半導体装置

2:半導体基板

10:nMOSFET (第1MISFET)

14: (第1)ゲート絶縁膜

15,35:ゲート電極

30:pMOSFET (第2MISFET)

34: (第2)ゲート絶縁膜

141,341;第1起緩緩

142.342:第2絕縁度

【特許請求の範囲】

【 請求項1 】 半導体基板と、

前記半導体基板上に形成された第1 ゲート 絶縁膜を含む 第1 MI SFETと 、

前記半導体基板上に形成された第2 ゲート 絶縁膜を含む 第2 MI SFETとを備え、

前記第1 ゲート 絶縁膜は少なくとも一部に、第1 金属イオンを含有し且つ8 以上の比誘電率を有した第1 誘電体膜を含み、

前記第2 ゲート 絶縁膜は少なくとも一部に、第2 金属イ 10 オンを含有し且つ8 以上の比誘電率を有した第2 誘電体膜を含み、

前記第1 誘電体膜に対する前記第1 金属イオンとは価数が1 だけ異なる少なくとも1 種類の第1 不純物金属イオンのドーピングと、前記第2 誘電体膜に対する前記第2 金属イオンとは価数が1 だけ異なる少なくとも1 種類の第2 不純物金属イオンのドーピングと、の少なくとも一方のドーピングが施されており、

前記少なくとも 一方のドーピングに起因して、前記第1 誘電体膜中と 前記第2 誘電体膜中とで荷電欠陥の密度と 極性との少なくとも 一方が異なる、半導体装置。

【 請求項2 】 請求項1 に記載の半導体装置であって、 前記第1 誘電体膜は前記第2 誘電体膜と同じ材料から成 る、半導体装置。

【 請求項3 】 請求項2 に記載の半導体装置であって、 前記第1 MI SFETはn チャネル型MI SFETを含 み、

前記第2 MI SFETはp チャネル型MI SFETを含み、

前記少なくとも1種類の第1不純物金属イオンは前記第 301金属イオンよりも大きい価数を有する第3金属イオンを含み、

前記少なくとも1種類の第2不純物金属イオンは前記第2金属イオンよりも大きい価数を有する第4金属イオンを含み、

前記少なくとも1種類の第1不純物金属イオン及び前記少なくとも1種類の第2不純物金属イオンの双方の前記ドーピングが施されている場合には前記第3金属イオンの濃度が前記第4金属イオンの濃度以上に設定されている、半導体装置。

【 請求項4 】 請求項2 又は3 に記載の半導体装置であって、

前記第1 MI SFETはn チャネル型MI SFETを含み、

前記第2 MI SFETはp チャネル型MI SFETを含

前記少なくとも1種類の第1不純物金属イオンは前記第 1金属イオンよりも小さい価数を有する第5金属イオン を含み、

前記少なくとも1種類の第2不純物金属イオンは前記第 50

2 金属イオンよりも小さい価数を有する第6 金属イオンを含み、

前記少なくとも1 種類の第1 不純物金属イオン及び前記 少なくとも1 種類の第2 不純物金属イオンの双方の前記 ドーピングが施されている場合には前記第5 金属イオンの濃度が前記第6 金属イオンの濃度以下に設定されている、半導体装置。

【 請求項5 】 請求項2 に記載の半導体装置であって、 前記第1 及び第2 MI SFETは同じチャネル型のMI SFETを含み、

前記少なくとも1種類の第1不純物金属イオンは前記第 1金属イオンよりも大きい価数を有する第3金属イオン を含み、

前記少なくとも1種類の第2不純物金属イオンは前記第2金属イオンよりも大きい価数を有する第4金属イオンを含み、

前記少なくとも1種類の第1不純物金属イオン及び前記少なくとも1種類の第2不純物金属イオンの双方の前記ドーピングが施されている場合には前記第3金属イオンの濃度が前記第4金属イオンの濃度以上に設定されている、半導体装置。

【 請求項6 】 請求項2 又は5 に記載の半導体装置であって、

前記第1 及び第2 MI SFETは同じチャネル型のMI SFETを含み、

前記少なくとも1種類の第1不純物金属イオンは前記第1金属イオンよりも小さい価数を有する第5金属イオンを含み、

前記少なくとも1種類の第2不純物金属イオンは前記第2金属イオンよりも小さい価数を有する第6金属イオン を含み、

前記少なくとも1種類の第1不純物金属イオン及び前記 少なくとも1種類の第2不純物金属イオンの双方の前記 ドーピングが施されている場合には前記第5金属イオン の濃度が前記第6金属イオンの濃度以下に設定されてい る、半導体装置。

【請求項7】 請求項1 乃至6 のいずれかに記載の半導体装置であって、

前記第1 及び第2 誘電体膜の材料はそれぞれAl 2O3, 40 Y2O3及びLa2O3のうちの少なくとも1 つを含み、前記少なくとも1 種類の第1 及び第2 不純物金属イオンはそれぞれ、2 価のイオンとしてのBaイオン, Srイオン, Mgイオン及びCaイオン並びに4 価のイオンとしてのTiイオン, Zrイオン, Hfイオン, Siイオン及びPrイオンのうちの少なくとも1 つを含む、半導体装置。

【請求項8】 請求項1 乃至6 のいずれかに記載の半導体装置であって、

前記第1 及び第2 誘電体膜の材料はそれぞれTi O 2, Zr O2, Hf O2及びPr O2のうちの少なくとも1つ

を含み、

前記少なくとも 1 種類の第1 及び第2 不純物金属イオン はそれぞれ、3 価のイオンとしてのAl イオン, Yイオン及びLa イオン並びに5 価のイオンとしてのTa イオン及びNb イオンのうちの少なくとも 1 つを含む、半導体装置。

【請求項9】 請求項1 乃至8 のいずれかに記載の半導体装置であって、

前記少なくとも 1 種類の第 1 及び/又は第 2 不純物金属イオンは 0 . 1 a t o m % 乃至 1 0 a t o m % の範囲の 10 濃度でドーピングされている、半導体装置。

【 請求項1 0 】 請求項1 乃至9 のいずれかに記載の半 導体装置の製造方法であって、

前記少なくとも1 種類の第1 及び/又は第2 不純物金属 イオンはMOC V D 法とイオンインプランテーション法 との少なくとも一方で以てドーピングする、半導体装置 の製造方法。

【 請求項1 1 】 請求項1 0 に記載の半導体装置の製造 方法であって、

前記少なくとも1種類の第1及び/又は第2不純物金属 20 イオンはMOCVD法で以てドーピングし、

前記少なくとも1種類の第1及び/又は第2不純物金属 イオンの供給源としての有機金属は、前記第1及び/又 は第2金属イオンの供給源としての有機金属と共通の有 機配位子を含有している、半導体装置の製造方法。

【請求項12】 半導体基板と、

前記半導体基板上に形成された第1 ゲート 絶縁膜を含む 第1 MI SFETと、

前記半導体基板上に形成された第2 ゲート 絶縁膜を含む 第2 MI SFETとを備え、

前記第1 ゲート 絶縁膜は少なくとも一部に、所定の金属 イオンを含有し且つ8 以上の比誘電率を有した第1 誘電 体膜を含み、

前記第2 ゲート 絶縁膜は少なくとも 一部に第2 誘電体膜 を含み

前記第1 誘電体膜に対して前記所定の金属イオンとは価数が1 だけ異なる少なくとも1 種類の不純物金属イオンのドーピングが施されており、

前記第1 誘電体膜中の前記ドーピングによる荷電欠陥の 密度と極性との少なくとも一方の制御によって、前記第 40 1 MI SFETに前記第2 MI SFETとは異なるしき い値電圧が与えられている、半導体装置。

【発明の詳細な説明】

[0001]

【 発明の属する技術分野】本発明は半導体装置に関し、特にMI S (METAL-INSULATOR-SEMICONDUCTOR) 型の電界効果トランジスタ(以下「MI SFET」とも呼ぶ)を複数備えた半導体装置において各MI SFETのしきい値電圧を独立に制御するための技術に関する。

[0002]

【 従来の技術】図9 に従来の半導体装置1 Pの模式的な断面図を示す。半導体装置1 Pはn チャネル型のMOS (METAL OXIDE SEMICONDUCTOR) 型電界効果トランジスタ(以下「n MOS F E T」とも呼ぶ) 10 P及びp チャネル型のMOS 型電界効果トランジスタ(以下「p M OS F E T」とも呼ぶ) 30 Pの双方を備えた基本的なC MOS (COMPLEMENTARY MOS) デバイスである。なお、半導体装置1 Pは例えば特開平6 -6 1 4 3 7 号公報の図6 に開示される。

【0003】図9に示すように、半導体基板2Pは分離酸化膜3Pによって各活性領域に区画されている。そして、半導体基板2Pの一の活性領域内にnMOSFET10P用のpウェル11Pが形成されており、これに隣接する他の活性領域内にpMOSFET30P用のnウェル31Pが形成されている。

【 0004】pウェル11Pの表面内にはチャネル領域を挟んで1対のn型の不純物層12P,13Pが形成されている。また、pウェル11Pのチャネル領域上には熱酸化膜等のシリコン酸化膜から成るゲート絶縁膜14P上にゲート電極15Pが形成されている。

【 0005】同様に、nウェル31Pの表面内にはチャネル領域を挟んで1対のp型の不純物層32P,33Pが形成されている。また、nウェル31Pのチャネル領域上には熱酸化膜等のシリコン酸化膜から成るゲート絶縁膜34P上にゲート電極35Pが形成されている。

【 0 0 0 6 】なお、低抵抗化のために、ゲート 電極1 5 P,35 P内にはリンやボロン等の不純物がイオンインプランテーション等によりドープされている。

【 0007】ゲート電極15P,35Pを覆って半導体 基板2P上の全面に層間絶縁膜4Pが形成されている。 層間絶縁膜4Pにはコンタクトホールが形成されており、不純物層12P,13P,32P,33Pはコンタクトホールを介して配線17P,18P,37P,38 Pに接続されている。

[0008]

30

【 発明が解決しようとする課題】さて、ゲート電極15P,35Pに例えばリンをドープした場合、ゲート電極15P,35Pとこれに対向するチャネル領域との間の仕事関数差(の有無)に起因して、nMOSFET10PとpMOSFET30Pとでは次のような動作上の相違が生じる。

【 0009】まず、n MOSFET10Pではゲート電極15Pはpウェル11P上に形成されているので、ゲート電極15Pとpウェル11Pとの間にはpウェル11Pに対して(ないしは基板2Pに対して)正の仕事関数差ΔΦfが生じる。これによりゲート電極15Pの電位が基板電位と等しい時にチャネル近傍のエネルギーバンドは下向きにベンディングし、その結果、ゲート電極

5

15Pをわずかに正電位とすることによって反転層を形成することができる。

【0010】これに対して、pMOSFET30Pではゲート電極35Pはnウェル31P上に形成されているので、リンをドープしたn型のゲート電極35Pとnウェル31Pとの間には基板2Pに対して仕事関数差が生じない。このため、ゲート電極35Pの電位が基板電位と等しい時にチャネル近傍のエネルギーバンドはほぼフラットになる。従って、pMOSFET30Pにおいて反転層を形成するためにはゲート電極35Pをかなり高い負電位に設定する必要がある。つまり、しきい値電圧(以下「しきい値」とも呼ぶ)が高くなる。

【0011】このように、ゲート電極15P,35Pの 双方に同一種類の不純物をドープした場合には、n MO SFET10P及びp MOSFET30Pのそれぞれの しきい値電圧はゲート電極15P,35Pとこれに対向 するチャネル領域との間の仕事関数差により決まってし まう。即ち、従来の半導体装置1Pではn MOSFET 10P及びp MOSFET30Pのしきい値をそれぞれ 適正値に制御することが困難であるという問題点があ る。

【 0012】このような問題点の解決方法の一つとして、n MOSFET10Pのゲート電極15Pにはリンをドープすると共にp MOSFET30Pのゲート電極35Pにはボロンをドープすることによって各MOSFET10P,30Pのしきい値をそれぞれ独立に制御する方法がある。

【 0013】しかしながら、ゲート電極35Pにドープされたボロンは後の熱処理工程においてチャネル領域へ拡散する(突き抜ける)ため、しきい値電圧の意図しな 30 い増加等の不具合を引き起こす場合がある。次世代MOSFETではゲート絶縁膜34Pに2nm程度以下の薄いシリコン酸化膜が用いられるため上述のボロンの突き抜けが生じやすくなり、MOSFETの特性変動は大きな問題であると考えられている。

【0014】また、各MOSFET10P,30Pのしきい値電圧を独立に制御する他の方法の例として、チャネル領域のドーパント量を調整する方法や、チャネル領域にカウンター不純物をドーピングする方法がある。しかし、これらの方法によるチャネル領域の不純物濃度の40大幅な変更等はチャネルリークの増加等の特性劣化を生じさせるので、しきい値電圧の大きなシフト等を実現することは困難である。

【 0015】また、システムLSIでは、仕様上、ロジック回路用MOSFET、メモリセル用MOSFET及びI /O回路用MOSFETをそれぞれ互いに異なるしきい値電圧に設定することが多い。このような場合においても上述のしきい値電圧の制御の困難性が問題となる。

【0016】本発明は、しきい値電圧が独立に制御され 50

た複数のMI SFETを備える半導体装置を提供することを目的とする。

[0017]

【 課題を解決するための手段】請求項1 に記載の半導体 装置は、半導体基板と、前記半導体基板上に形成された 第1 ゲート 絶縁膜を含む第1 MI SFETと、前記半導 体基板上に形成された第2 ゲート 絶縁膜を含む第2 MI SFETとを備え、前記第1 ゲート 絶縁膜は少なくとも 一部に、第1 金属イオンを含有し且つ8 以上の比誘電率 を有した第1 誘電体膜を含み、前記第2 ゲート 絶縁膜は 少なくとも一部に、第2金属イオンを含有し且つ8以上 の比誘電率を有した第2誘電体膜を含み、前記第1誘電 体膜に対する前記第1金属イオンとは価数が1だけ異な る少なくとも1種類の第1不純物金属イオンのドーピン グと、前記第2誘電体膜に対する前記第2金属イオンと は価数が1 だけ異なる少なくとも1 種類の第2 不純物金 属イオンのドーピングと、の少なくとも一方のドーピン グが施されており、前記少なくとも一方のドーピングに 起因して、前記第1 誘電体膜中と前記第2 誘電体膜中と で荷電欠陥の密度と極性との少なくとも一方が異なる。 【 0018】請求項2 に記載の半導体装置は、請求項1 に記載の半導体装置であって、前記第1 誘電体膜は前記 第2誘電体膜と同じ材料から成る。

【0019】請求項3に記載の半導体装置は、請求項2に記載の半導体装置であって、前記第1 MI SFETは n チャネル型MI SFETを含み、前記第2 MI SFE Tはp チャネル型MI SFETを含み、前記少なくとも 1 種類の第1 不純物金属イオンは前記第1 金属イオンよりも大きい価数を有する第3 金属イオンを含み、前記少なくとも 1 種類の第2 不純物金属イオンは前記第2 金属イオンよりも大きい価数を有する第4 金属イオンを含み、前記少なくとも 1 種類の第1 不純物金属イオン及び前記少なくとも 1 種類の第2 不純物金属イオンの双方の前記ドーピングが施されている場合には前記第3 金属イオンの濃度が前記第4 金属イオンの濃度以上に設定されている。

【0020】請求項4に記載の半導体装置は、請求項2 又は3に記載の半導体装置であって、前記第1 MI SF ETはn チャネル型MI SFETを含み、前記第2 MI SFETはp チャネル型MI SFETを含み、前記少な くとも1種類の第1 不純物金属イオンは前記第1 金属イ オンよりも小さい価数を有する第5 金属イオンを含み、 前記少なくとも1種類の第2 不純物金属イオンは前記第 2金属イオンよりも小さい価数を有する第6 金属イオン を含み、前記少なくとも1種類の第1 不純物金属イオン 及び前記少なくとも1種類の第2 不純物金属イオン 及び前記少なくとも1種類の第2 不純物金属イオンの双 方の前記ドーピングが施されている場合には前記第5 金 属イオンの濃度が前記第6 金属イオンの濃度以下に設定 されている。

【 0021】請求項5に記載の半導体装置は、請求項2

に記載の半導体装置であって、前記第1及び第2MISFETは同じチャネル型のMISFETを含み、前記少なくとも1種類の第1不純物金属イオンは前記第1金属イオンよりも大きい価数を有する第3金属イオンを含み、前記少なくとも1種類の第2不純物金属イオンは前記第2金属イオンよりも大きい価数を有する第4金属イオンを含み、前記少なくとも1種類の第1不純物金属イオン及び前記少なくとも1種類の第2不純物金属イオン及び前記少なくとも1種類の第2不純物金属イオンの双方の前記ドーピングが施されている場合には前記第3金属イオンの濃度が前記第4金属イオンの濃度以上に10設定されている。

【 0022】請求項6に記載の半導体装置は、請求項2 又は5に記載の半導体装置であって、前記第1及び第2 MI SFETは同じチャネル型のMI SFETを含み、前記少なくとも1種類の第1不純物金属イオンは前記第1金属イオンよりも小さい価数を有する第5金属イオンを含み、前記少なくとも1種類の第2不純物金属イオンは前記第2金属イオンよりも小さい価数を有する第6金属イオンを含み、前記少なくとも1種類の第1不純物金属イオン及び前記少なくとも1種類の第2不純物金属イオン及び前記少なくとも1種類の第2不純物金属イオンの双方の前記ドーピングが施されている場合には前記第5金属イオンの濃度が前記第6金属イオンの濃度以下に設定されている。

【0024】請求項8に記載の半導体装置は、請求項1 乃至6のいずれかに記載の半導体装置であって、前記第1及び第2誘電体膜の材料はそれぞれTiO2,ZrO2,HfO2及びPrO2のうちの少なくとも1つを含み、前記少なくとも1種類の第1及び第2不純物金属イオンはそれぞれ、3価のイオンとしてのAlイオン,Yイオン及びLaイオン並びに5価のイオンとしてのTaイオン及びNbイオンのうちの少なくとも1つを含む。【0025】請求項9に記載の半導体装置は、請求項1乃至8のいずれかに記載の半導体装置であって、前記少なくとも1種類の第1及び/又は第2不純物金属イオンは0.1atom%乃至10atom%の範囲の濃度でドーピングされている。

【 0026】請求項10に記載の半導体装置の製造方法は、請求項1万至9のいずれかに記載の半導体装置の製造方法であって、前記少なくとも1種類の第1及び/又は第2不純物金属イオンはMOCVD法とイオンインプランテーション法との少なくとも一方で以てドーピング 50

する。

【 0027】請求項11に記載の半導体装置の製造方法は、請求項10に記載の半導体装置の製造方法であって、前記少なくとも1種類の第1及び/又は第2不純物金属イオンはMOCVD法で以てドーピングし、前記少なくとも1種類の第1及び/又は第2不純物金属イオンの供給源としての有機金属は、前記第1及び/又は第2金属イオンの供給源としての有機金属と共通の有機配位子を含有している。

【0028】請求項12に記載の半導体装置は、半導体基板と、前記半導体基板上に形成された第1ゲート絶縁膜を含む第1 MI SFETと、前記半導体基板上に形成された第2ゲート絶縁膜を含む第2 MI SFETとを備え、前記第1ゲート絶縁膜は少なくとも一部に、所定の金属イオンを含有し且つ8以上の比誘電率を有した第1誘電体膜を含み、前記第2ゲート絶縁膜は少なくとも一部に第2誘電体膜を含み、前記第1誘電体膜に対して前記所定の金属イオンとは価数が1だけ異なる少なくとも1種類の不純物金属イオンのドーピングが施されており、前記第1誘電体膜中の前記ドーピングによる荷電欠陥の密度と極性との少なくとも一方の制御によって、前記第1 MI SFETとは異なるしきい値電圧が与えられている。

[0029]

40

【 発明の実施の形態】<実施の形態1 >図1 に実施の形態1 トマスト等体装置1 の模式的な断面図を示す。半導体装置1 はn チャネル型のMOS (METAL OXIDE SEMICO NDUCTOR) 型電界効果トランジスタ (以下「n MOS F E T」とも呼ぶ)及びp チャネル型のMOS 型電界効果トランジスタ (以下「p MOS F E T」とも呼ぶ)の双方を備えた基本的なC MOS (COMPLEMENTARY MOS)デバイス (例えばC MOS インバータ)にあたる。

【0030】図1に示すように、半導体装置1は例えばシリコンから成る半導体基板(以下「基板」とも呼ぶ)2と、当該基板2に対して作り込まれたn MOSFET(ないしは第1 MI SFET)10及びp MOSFET(ないしは第2 MI SFET)30とを備えている。詳細には、基板2は分離酸化膜3によって各活性領域に区画されている。そして、基板2の一の活性領域内に基板2の主面ないしは表面から所定の深さに至ってn MOSFET010用のpウェル11が形成されている。また、上記一の活性領域に隣接する他の活性領域内に基板2の表面から所定の深さに至ってp MOSFET30用のnウェル31が形成されている。

【 0031】なお、以下の説明では、基板2の表面のうちでpウェル11が形成されている部分をpウェル11の表面11Sとも呼び、nウェル31が形成されている部分をnウェル31の表面31Sとも呼ぶ。

【 0 0 3 2 】 p ウェル1 1 の表面1 1 S 内には、n MO S F E T 1 0 のチャネルが形成される領域(チャネル領

域) を挟んで1 対のn 型の不純物層12,13 が形成さ れている。不純物層12,13 はn MOSFET10の ソース・ドレイン領域を成す。更に、p ウェル11 の表 面11S上には上記チャネル領域上にn MOSFET1 0 のゲート 絶縁膜(ないしは第1 ゲート 絶縁膜) 14及 びゲート電極15がこの順序で積層されている。特に、 後に詳述するように、半導体装置1ではn MOSFET 10のゲート 絶縁膜14は第1絶縁膜141及び第2絶 縁膜1 4 2 を備えている。また、ゲート 絶縁膜1 4 及び ゲート 電極15の側面及びpウェル11の表面11Sに 10 接してn MOSFET10のサイドウォールスペーサ1 6 が形成されている。

【 0033】他方、nウェル31の表面31S内には、 p MOSFET30のチャネル領域を挟んで1対のp型 の不純物層32,33が形成されている。不純物層3 2,33はpMOSFET30のソース・ドレイン領域 を成す。更に、nウェル31の表面31S上には上記チ ャネル領域上にp MOSFET30 のゲート 絶縁膜(な いしは第2 ゲート 絶縁膜) 34 及びゲート 電極35 がこ の順序で積層されている。特に、後に詳述するように、 半導体装置1 ではp MOSFET30のゲート 絶縁膜3 4 は第1 絶縁膜3 4 1 及び第2 絶縁膜3 4 2 を備えてい る。また、ゲート絶縁膜34及びゲート電極35の側面 及びn ウェル3 1 の表面3 1 S に接してp MOSFET 30のサイドウォールスペーサ36が形成されている。 【 0034】なお、ゲート電極15,35は例えばリン やボロンがドープされた多結晶シリコンで以て、又は、 W, Al, Cu, Co, Ti, Pt 等の金属で以て、又 は、これらの金属のシリ サイド 若しく はナイドライド で 以て形成されている。更には、これらの材料の積層によ 30 りゲート電極15,35を形成しても良い。

【 0035】半導体装置1 は層間絶縁膜4 及び配線1 7,18,37,38を更に備えている。具体的には、 ゲート電極15,35を覆って基板2上の全面に層間絶 縁膜4 が形成されている。 層間絶縁膜4 にはコンタクト ホールが形成されており、不純物層12,13,32, 33はコンタクトホールを介して配線17,18,3 7,38に接続されている。

【 0036 】上述のよう にゲート 絶縁膜14,34 は第 1 絶縁膜1 4 1 , 3 4 1 及び第2 絶縁膜1 4 2 , 3 4 2 を備えており、半導体装置1はウェル11,31の表面 115,315上に第1 絶縁膜141,341/第2 絶 縁膜1 4 2 , 3 4 2 /ゲート 電極1 5 , 3 5 の積層構造 を有している。

【 0037】ゲート絶縁膜14,34の第1絶縁膜14 1,341は、例えば熱酸化膜等のシリコン酸化膜やシ リコン窒化膜やこれらの組み合わせであるシリコン酸化 窒化膜等の低(比)誘電率の誘電体膜(以下「低誘電率 膜」とも呼ぶ) で形成されている。なお、シリコン酸化 膜(熱酸化膜),シリコン窒化膜及びシリコン酸化窒化 50

膜の比誘電率はそれぞれ約3.8,約7.5,約4~7 である。第1 絶縁膜1 4 1 , 3 4 1 の厚さは3 n m以下 に設定しており、好ましくは2 n m以下に設定してい

【 0038】他方、ゲート 絶縁膜14,34の第2 絶縁 膜142,342は、第1絶縁膜141,341よりも 高い(比)誘電率を有した誘電体膜(ないしは第1及び 第2 誘電体膜)(以下「高誘電率膜」とも呼ぶ)を主材 料として成る。当該高誘電率膜、即ち第2 絶縁膜1 4 2,342の厚さは例えば3nm以上15nm以下に設 定しており、好ましくは3 n m以上1 0 n m以下に設定 している。特に、第2 絶縁膜1 42,342 の少なくと も一方の高誘電率膜中には、不純物金属イオン(ないし は第1及び第2不純物金属イオン)がドーピングされて

【0039】詳細には、上記高誘電率膜の材料として、 例えば、Al 2O3, Y2O3, La 2O3等のいずれか又は これらのうちの2つ以上の混合物を用いている。なお、 Al 2O3, Y2O3及びLa 2O3はそれぞれ3 価の金属イ オン(ないしは第1及び第2金属イオン)であるA1イ オン, Yイオン, La イオンを含有しており、約8~1 0,約13,約20の比誘電率を有している。即ち、上 記高誘電率膜は所定の金属イオンを含有し且つ8 以上の 比誘電率を有している。また、これらAl 2O3等の高誘 電率膜中にドーピングする不純物金属イオン(ドーパン ト)として、例えば、安定な酸化状態が4 価であるT i, Zr, Hf, Si, Pr 等の金属のイオン(ないし は第3及び第4金属イオン)及び/又は安定な酸化状態 が2 価であるBa, Sr, Mg, Ca 等の金属のイオン (ないしは第5及び第6金属イオン)を用いている。 【0040】或いは、上記高誘電率膜の材料として、例 えば、Ti O2, Zr O2, Hf O2, Pr O2等のいずれ か又はこれらのうちの2つ以上の混合物を用いている。 なお、Ti O2, Zr O2, Hf O2, Pr O2はそれぞれ 4 価の金属イオン(ないしは第1及び第2金属イオン) であるTi イオン, Zr イオン, Hf イオン, Pr イオ ンを含有しており、約80,約22,約30,約15の 比誘電率を有している。また、これらTi O2等の高誘 電率膜中にドーピングする不純物金属イオン(ドーパン ト)として、例えば、安定な酸化状態が5 価であるT a , Nb 等の金属イオン(ないしは第3及び第4金属イ オン) 及び/又は安定な酸化状態が3 価であるA1, Y, La 等の金属のイオン(ないしは第5及び第6金属 イオン)を用いている。

【0041】このとき、後述のように、上述の不純物金 属イオンをドーピングする場合、ドーパント 濃度は0. 1 a t o m % 乃至1 O a t o m % の範囲に設定してお り、好ましくは0.3atom%乃至3atom%の範 囲に設定している。なお、この程度の低いドーパント 濃 度であれば、高誘電率膜の比誘電率はドーピングによっ

てもほとんど変化しない。

【 0042】Al 2O3等の(ドーピング前の) 高誘電率 膜は、例えば、CVD(Chemical Vapor Deposition) 法やスパッタリング法により 堆積する。或いは、例え ば、上記高誘電率膜(例えばAl 2O3膜)が含有する金 属の膜(例えばAI膜)をCVD法やスパッタリング法 で又は該金属の窒化膜(例えばAlN膜)を反応性スパ ッタリング法で形成し、当該膜を酸化することによっ て、上記高誘電率膜を形成する。

【0043】不純物金属イオンのドーピングは例えばイ 10 オンインプランテーション法を用いる。或いは、ドーピ ングされた高誘電率膜をCVD法によって直接に形成す る(つまり、CVD法によってドーピングする)。この とき、MO (Metal Organic) CVD法を用いる場合、 不純物金属イオンの供給源としての有機金属は、高誘電 率膜を成す金属イオンの供給源としての有機金属と共通 の有機配位子を含有していることが望ましい。このよう な場合には、両有機金属の有機配位子同士の副反応を抑 えることができ、再現性の高い膜形成が可能である。更 に、或いは、不純物金属イオンを含んだターゲットを用 20 いたスパッタリング法によって、ドーピングされた高誘 電率膜を直接形成する。或いは、上述の酸化されて高誘 電率膜となる金属膜や窒化膜にドーピングを施す。この とき、例えばイオンインプランテーション法とMOCV D法とを組み合わせてドーピングを行っても良い。イオ ンインプランテーション法及び/又はMOCVD法で以 てドーピングすることにより、良質の、ドーピングされ た高誘電率膜を形成することができる。

【0044】なお、高誘電率膜は写真製版法及び(ドラ イ又はウエット)エッチング等の一般的な方法によりパ 30 ターニング 可能である。

 $\Delta V \sim \{ \rho \times t^2 / (2 \times \epsilon 0 \times \epsilon r) \} \cdots (1)$

程度と見積もることができる。 即ち、シフト 量 Δ V は、 荷電欠陥の密度ρと厚さtの2乗との積を、真空の誘電 率 ε 0 と 高誘電体膜の比誘電率 ε r と 数値2 と の積で割 った値に大略等しい。

【 0047】式(1) から、約1 a t o m%の荷電欠陥 によって、フラットバンド電位が約0.1~1.0 V程 度シフトし、その結果、MOSFETのしきい値電圧 (以下「しきい値」とも呼ぶ)も同程度にシフトすると 見積もられる。

【 0048】なお、式(1) によれば電圧シフト 量∆V は膜厚t の2 乗に比例するので、第2 絶縁膜1 4 2 , 3 42 が厚いほどシフト 量ΔV の増大が顕著である。この ようなシフト 量 Δ V の変化は、極薄のシリコン酸化膜を 備えたMOSFETに対する従来のしきい値制御方法で は実現することが難しい。

【 0049】次に、図2及び図3に第2絶縁膜142. 3 4 2 中の不純物金属イオンのドーピング 濃度と MOS FET10,30のしきい値電圧との関係(実験結果)

*【0045】さて、このようなドーピングされた高誘電 率膜では、不純物金属イオンが高誘電率膜を成す金属イ オンのサイト に入る。即ち、高誘電率膜を成す金属イオ ンが不純物金属イオンで置換される。不純物金属イオン は高誘電率膜を成す金属イオンと価数が1だけ異なるの で、高誘電率膜中では局所的に電荷中性条件が破れて帯 電が生じる(荷電欠陥(中心)の発生)。具体的には、 高誘電率膜を成す金属イオンよりも価数の小さい不純物 金属イオンで置換した場合には高誘電率膜は局所的に負 に帯電し、価数の大きい不純物金属イオンで置換した場 合には高誘電率膜は局所的に正に帯電する。つまり、価 数の小さい不純物金属イオンのドーピングにより 負に帯 電した荷電欠陥が発生し、価数の大きい不純物金属イオ ンのドーピングにより 正に帯電した荷電欠陥が発生す る。このとき、上述のような低濃度のドーピングにおい ては高誘電率膜中の酸素欠陥密度はあまり 変化しないの で、高誘電率膜の、即ち第2 絶縁膜1 42,342の全 体の帯電量(ないしは帯電の度合い)は不純物金属イオ ンの多寡により支配される。また、第2絶縁膜142, 342の全体の帯電量は、第2絶縁膜142,342の 全体としての荷電欠陥量に依存する。

【 0046 】第2 絶縁膜142,342の帯電は、ゲー ト 絶縁膜1 4,34 が対面するウェル1 1,31 の表面 115,315付近に反対極性の電荷を誘起しようとす る。このため、ウェル11,31のエネルギーバンドが ゲート 絶縁膜14,34 付近においてベンディングし、 フラット バンド 電位がシフト する。 このシフト 量(の大 きさ) ΔVは、高誘電率膜中の固定電荷密度(即ち荷電 欠陥の密度)をρとし、高誘電率膜の厚さをtとし、真 空の誘電率を ϵ 0 とし、高誘電率膜の比誘電率を ϵ r と して、ボアッソン方程式から、

を説明するための図を示す。図2及び図3を得るにあた り、半導体装置1 において、第1 絶縁膜1 4 1 , 3 4 1 として1.5 n m厚のシリコン酸化膜を用いた。また、 第2 絶縁膜1 41,341として、安定な酸化状態が2 価であるSr(図2参照)又は安定な酸化状態が4価で あるZr(図3参照)がイオンインプランテーション法 によりドーピングされた3 n m厚のAl 2O3膜を用い た。なお、当該Al 2O3膜をCVD法で堆積し、上述の イオンインプランテーションし、酸素雰囲気中で酸化処 理することにより、第2 絶縁膜1 42, 342を形成し た。また、ゲート電極15,35として、リンが高濃度 にドープされた100nm厚の多結晶シリコンと200 n m厚のCo シリサイドとの積層を用いた。なお、ドー パント 濃度はSIMS (Secondary Ion Mass Spectrosc opy) 及びXRF(X-ray Fluorescence) で測定した。 【 0050】図2 及び図3 に示すように、不純物金属イ オンをドーピングしない場合、n MOSFET10のし 50 きい値は0.32Vであり、p MOSFET30のしきい値

は-0.61Vであった。そして、図2 に示すように、Sr イオンのドーピング濃度が0.03a t o m%, 0.10a t o m%, 0.3a t o m%, 1a t o m%, 3a t o m%, 10 atom%の各値のとき、n MOSFET10のしきい 値はそれぞれ0.33V, 0.36V, 0.42V, 0.54V, 0.70 V, 0.71Vであり、p MOSFET30のしきい値はそ れぞれ-0.60V, -0.57V, -0.51V, -0.39V, -0.23 V, -0.22Vであった。また、図3 に示すように、Zr イオンのドーピング 濃度が 0.03a t o m%, 0.10a t o m%, 0.3a t o m%, 1a t o m%, 3a t o m%, 10 atom%の各値のとき、n MOSFET10のしきい 値はそれぞれ0.31V, 0.28V, 0.22V, 0.10V, -0.05 V, -0.06Vであり、p MOSFET30 のしきい値は それぞれ-0.62V, -0.65V, -0.71V, -0.83V, -0.96 V, -0.97Vであった。

【 0051】このように、第2 絶縁膜1 4 2 . 3 4 2 の 主材料である高誘電率膜(ここではAl 2O3膜)中へ不 純物金属イオンをドーピングすることによって、即ち上 記高誘電率膜中の荷電欠陥の密度を制御することによっ て、n MOSFET10及びp MOSFET30のしき 20 い値電圧を制御可能であることが分かる。図2 及び図3 によれば、不純物金属イオン(ドーパント)の濃度が 1 a t o m%乃至1 0 a t o m%の範囲内の場合、 ドーパント 濃度に応じてしきい値電圧を大きく変化させ ることができる。特に、ドーパント 濃度が0.3 a t o m%乃至3 a t o m%の範囲内の場合、実用上十分な変 化が得られており好適である。

【0052】なお、しきい値は第1 絶縁膜141.34 1 の厚さにも依存する。図2 及び図3 を取得するために 製造した半導体装置1では上述のように第1絶縁膜14 1,341の厚さは1.5 n mであるが、当該膜厚が例 えば3 n mにした場合には各しきい値は図2 及び図3 中 の値の大略半分になる。このため、既述のように第1 絶 縁膜1 41,341 の厚さを3 n m以下に設定すること により、好ましくは2 n m以下に設定することにより、 しきい値の変化を、換言すればしきい値の制御性を実用 的なレベルにすることができる。

【0053】このとき、不純物金属イオンのドーピング で以て各第2 絶縁膜1 4 2 , 3 4 2 中の荷電欠陥の密度 及び極性を制御することにより、n MOSFET10及 40 Up MOSFET30のしきい値をそれぞれ独立に制御 ・ 設定することができる。従って、半導体装置1 では、 CMOS デバイスを成すn MOSFET10 及びp MO SFET30の両しきい値を整合させることができる (両しきい値に対して極性を反対にしつつ絶対値を同程 度に設定することができる)。

【 0054 】更に、図3 によれば、3 価のA1 イオンを 含有するA1 2〇3に対しては4 価のZr イオンをより多 くドーピングすることによって、n MOSFET10の

のドーピングにより Al 2O3 中に正の荷電欠陥が形成さ れるので、p ウェル1 1 の表面1 1 S 付近に(n MOS FET10のキャリアである)電子を誘起しようとする 方向(傾向) にエネルギーバンド がベンディングするか らである。その結果、反転層がより形成されやすくなる ので、しきい値が減少する。なお、図2によれば、2価 のSr イオンをより 多くド ーピング することにより Al 2O3中に負の荷電欠陥が形成されるので、n MOSFE T10のしきい値は増大する。

【 0055 】 同様に、図2 によれば、2 価のSr イオン 10 のドーピングで以て負の荷電欠陥をより 多く 形成するこ とにより、p MOSFET30 のしきい値の絶対値を低 減することができる。逆に、図3 によれば、4 価のZ r イオンのドーピングで以て正の荷電欠陥をより 多く 形成 することにより、p MOSFET30 のしきい値は増大 する。

【0056】なお、主材料膜としてAl2O3以外の上述 の材料を用い、及び/又は、Sr イオン及びZr イオン 以外の上述の不純物金属イオンを用いた場合でも同様の 結果が得られることが、別途に実施した実験・検討によ り明らかとなっている。このときの不純物濃度としきい 値電圧との関係は図2及び図3のそれとおおむね一致す るものであった。

【0057】従って、しきい値の低減化の観点から、第 2 絶縁膜1 4 2 , 3 4 2 の双方にドーピングを行う場 合、(i) n MOSFET10の第2 絶縁膜142 に対 しては、p MOSFET30の第2 絶縁膜342 中の濃 度以上で以て、主材料の高誘電率膜に含有される金属イ オシよりも価数が大きい不純物金属イオンをドーピング することが好ましい。換言すれば、(I)n MOSFE T10の第2 絶縁膜1 42 中には正の荷電欠陥をより 多 く形成し、当該第2 絶縁膜1 4 2 をより正に帯電させる ことによって、n MOSFET10 のしきい値を低減す ることができる。

【 0058 】逆に、第2 絶縁膜1 42, 342の双方に ドーピングを行う場合、(ii) p MOSFET30の 第2 絶縁膜3 4 2 に対しては、n MOSFET 1 0 の第 2 絶縁膜1 4 2 中の濃度以上で以て、主材料の高誘電率 膜に含有される金属イオンよりも価数が小さい不純物金 属イオンをドーピングすることが好ましい。 換言すれ ば、(II) p MOSFET30の第2 絶縁膜342中 には負の荷電欠陥をより多く形成し、当該第2絶縁膜1 42をより 負に帯電させることによって、p MOSFE T30のしきい値(の絶対値)を低減することができ る。

【 0059】 具体的には、図2 及び図3 から、例えば、 Sr イオンをp MOSFET30の第2 絶縁膜342に 対して3 a t o m%程度ドープすると共にn MOSFE T10の第2 絶縁膜1 42 に対してはドーピングをしな しきい値を低減することができる。これは、Zr イオン 50 いことによって、p MOSFET30とn MOSFET

10との両しきい値を整合させつつ低電圧化を図ることができる。

【 0060】なお、2種類以上の不純物金属イオンをドーピングすることによって、高誘電率膜中に荷電欠陥を発生させても良い。例えば、3価のA1イオンを含有するA12O3に対して、共に2価のSrイオン及びBaイオンの双方をドーピングしても良いし、2価のSrイオン及び4価のZrイオンの双方をドーピングしても良い。

【 0061】異なる価数の不純物金属イオンをドーピン 10 グレた場合、高誘電率膜中には正及び負の荷電欠陥が発生するが、高誘電率膜の全体としての荷電欠陥の状態はこれら正及び負の荷電欠陥を相殺して捉えられる。即ち、高誘電率膜の全体としての極性は正又は負の荷電欠陥のより多い方に対応し、又、高誘電率膜の全体としての荷電欠陥量は正及び負の荷電欠陥量の差に対応する。このとき、高誘電率膜全体の帯電状態は、相殺された荷電欠陥の状態に対応すると捉えることができる。

【 0062】なお、2種類以上の不純物金属イオンをドーピングする場合であっても、上述の2つの条件の(i)及び(ii)を、換言すれば上述の2つの条件の(I)及び(II)を同時に満足するように各不純物金属イオンのドーピング濃度を設定することにより、両MOSFET10,30のしきい値を整合させつつ低電圧化を図ることができる。

【0063】ところで、従来のn MOSFET10Pの ゲート電極15Pに高い仕事関数を有するAl, Pt, Ti N等を用いた場合、当該n MOSFET10Pのし きい値は高くなってしまう。これに対して、半導体装置 1 によれば、ゲート 電極1 5 に上述のA1 等を用いた場 30 合であっても、安定な酸化状態での価数がA1 等よりも 大きいTi, Zr, Hf, Si, Pr 等がドーピングさ れた第2 絶縁膜1 4 2 により、しきい値電圧が低減可能 であることが実験・検討の結果、明らかになっている。 【0064】半導体装置1では、不純物金属イオンのド ーピングによって、両第2 絶縁膜1 42,342間で荷 電欠陥の密度及び/又は極性を違えている。これによ り、ゲート 絶縁膜1 4 , 3 4 の第2 絶縁膜1 4 2 , 3 4 2 の帯電状態(帯電量及び極性を含む)が互いに異なっ ている。このため、(従来の半導体装置1 P と 同様に) 両MOSFET10,30でゲート電極15,35の材 料が同じ(従って仕事関数が同じ)場合であっても、ゲ ート 絶縁膜1 4 付近の基板2 (ないしはp ウェル1 1) のエネルギーバンドの状態とゲート 絶縁膜3 4 付近の基 板2(ないしはnウェル31)のエネルギーバンドの状 態とをそれぞれ独立に制御することができる。従って、 n MOI SFET10とp MOSFET30とでしきい 値を独立に制御することができる。

【 0065】このとき、従来の半導体装置1 Pのようにゲート電極(多結晶シリコン)中のボロンの突き抜け

50

や、チャネル領域へのドーピングによるチャネルリークを引き起こすことがない。従って、従来の半導体装置1 Pと比較して精度良く(意図しないしきい値の変化を抑制して)又より広い電圧範囲内で各MOSFET10, 30のしきい値を制御することができる。

【0066】ところで、不純物金属イオンの濃度が同じ場合、第2絶縁膜142,342が厚いほど第2絶縁膜142,342を体の帯電量が大きくなる。このため、いっそう広い電圧範囲でしきい値を制御することが可能となる。しかし、その一方で、帯電量の増加はゲート電極15,35と不純物層12,13,32,33との間の寄生容量を増大させる。かかる点に鑑みて、半導体装置1では、しきい値の制御性と実用的なトランジスタ特性を得るために第2絶縁膜142,342の厚さを上述の3nm以上15nm以下に設定している。好ましくは3nm以上10nm以下に設定している。好ましくは3nm以上10nm以下に設定することにより、上記寄生容量をシリコン酸化膜から成る従来のゲート絶縁膜14P,34Pと同程度にすることができる。

【 0 0 6 7 】なお、チャネル領域の形成後(即ちゲート 20 絶縁膜1 4,3 4 及び不純物層1 2,1 3,3 2,3 3 の形成後)の工程が約6 0 0 ℃以下の場合や、第2 絶縁膜1 4 2,3 4 2 を成す誘電体とウェル1 1,3 1 と反応しにくい高誘電率材料を用いる場合)には、第1 絶縁膜1 4 1,3 4 1 を設けずに、第2 絶縁膜1 4 2,3 4 2 をウェル1 1,3 1 上に直に形成しても良い(後述の図4 を参照)。かかる場合、ゲート 絶縁膜1 4,3 4 の全体が第2 絶縁膜1 4 2,3 4 2 を含む。

【 0068】また、上述の説明では両第2 絶縁膜142,342で高誘電率材料を同じとしたが、各第2 絶縁膜142,342で高誘電率材料を違えても構わない。 異なる高誘電率材料の場合、シフト 量 Δ V は各高誘電率膜の比誘電率の相違にも依存する(式(1)参照)。なお、同じ高誘電率材料によれば半導体装置1の製造を簡略化することができる。

【 0069】また、上述の説明は、しきい値(の絶対値)の異なるn MOSFET10及びp MOSFET3 0にあてはまり、従ってC MOSを構成しないn MOS FET及びp MOSFETに対してもあてはまる。

【 0070】 <実施の形態2 >図4 に実施の形態2 に係る半導体装置1 B の模式的な断面図を示す。なお、以下の説明では、既述の半導体装置1 (図1 参照) と同様の構成要素には同様の符号を付してその説明を援用するに留める。

【 0071】図4と図1と比較すれば分かるように、半導体装置1 B は、半導体装置1 において第1 絶縁膜1 4 1,341を設けずに、第2 絶縁膜1 4 2,342をウェル1 1,31 上に直に形成した構造に相当し、ゲート絶縁膜1 4,34 の全体が第2 絶縁膜1 4 2,342を含む場合に相当する。

【 0072】詳細には、半導体装置1 Bは、半導体装置1 においてn MOSFET10 及びp MOSFET30 に変えて、n MOSFET10 B及びp MOSFET30 Bを備えており、半導体装置1と同様に基本的なCMOSデバイスを構成する。

【 0 0 7 3 】 半導体装置1 B のn MOSFET1 0 B は 既述のn MOSFET1 0 (図1 参照) においてゲート 絶縁膜1 4 を 単層のゲート 絶縁膜1 4 B に変更した構造 を有している。同様に、半導体装置1 B のp MOSFE T3 0 B は、既述のp MOSFET3 0 (図1 参照) に 10 おいてゲート 絶縁膜3 4 を 単層のゲート 絶縁膜3 4 B に 変更した構造を有している。即ち、半導体装置1 B では ウェル1 1 , 3 1 / 単層のゲート 絶縁膜1 4 B , 3 4 B / ゲート 電極1 5 , 3 5 の積層構造を有している。

【0074】特に、単層のゲート 絶縁膜14B,34B は図1のゲート 絶縁膜14,34の第2 絶縁膜142,342と同様に形成される。即ち、ゲート 絶縁膜14B,34Bはその全体に主材料として既述の8以上の比誘電率を有した高誘電率膜を含んでおり、ゲート 絶縁膜14B,34Bの少20なくとも一方の高誘電率膜中に不純物金属イオンがドーピングされている。なお、高誘電率膜並びに不純物金属イオンの種類及びドーピング 濃度等は図1の第2 絶縁膜142,342と同様に選定・設定される。かかるドーピングにより、ゲート 絶縁膜14B,34Bを成す両高誘電率膜中において荷電欠陥の密度と極性との少なくとも一方が異なる。半導体装置1Bのその他の構成は半導体装置1と同様である。

【 0075】ここで、図5及び図6にゲート絶縁膜14 B,34B中の金属イオンのドーピング濃度とMOSF ET10B, 30Bのしきい値電圧との関係(実験結 果)を説明するための図を示す。図5及び図6を得るに あたり、半導体装置1 B において、ゲート 絶縁膜1 4 B,34Bとして、安定な酸化状態が3価であるY(図 5 参照) 又は安定な酸化状態が5 価であるTa(図6 参 照)がドーピングされた5 n m厚のZr O₂膜を用い た。なお、当該ドーピングされたZrO2膜はMOCV D法を用いた。例えば、Zr O2の原料として(ないし はZr イオンの供給源として)の Zirconium tris-isopr ri) 3(thd)」とも呼ぶ)に、Yttrium tris-tetra methylheptanedionate(「Y(thd)」とも呼ぶ)を 添加することによって、YイオンがドープされたZrO 2 膜を形成した。また、例えば、上記Z r (O P r ⅰ) 3 (thd) C. tantalum pentaethoxide(Ta (OP T) 5」とも呼ぶ)を添加することによって、Taイオ ンがドープされたZr O2膜を形成した。なお、ゲート 電極15,35として、30nm厚のTi Nと50nm 厚のWとの積層を用いた。

【 0076】図5及び図6に示すように、不純物金属イ 50

オンをドーピングしない場合、n MOSFET10Bの しきい値は0.46Vであり、p MOSFET30のしきい 値電圧は-0.49Vであった。そして、図5 に示すよう に、Yイオンのドーピング濃度が0.03a t o m%, 0.10 atom%, 0.3atom%, 1atom%, 3atom %, 10a t o m%の各値のとき、n MOSFET10B のしきい値はそれぞれ0.47V, 0.49V, 0.55V, 0.68 V, 0.80V, 0.80Vであり、p MOSFET30Bのし きい値はそれぞれ-0.48V, -0.47V, -0.40V, -0.24 V, -0.10V, -0.09Vであった。また、図6 に示すよう に、Ta イオンのドーピング濃度が0.03a t o m%, 0. 10a t o m%, 0.3a t o m%, 1a t o m%, 3a t o m%, 10a t o m%の各値のとき、n MOSFET10 Bのしきい値はそれぞれ0.45V, 0.39V, 0.35V, 0.26 V, 0.10V, 0.09Vであり、p MOSFET30Bのし きい値はそれぞれ-0.49V, -0.56V, -0.62V, -0.70 V, -0.86V, -0.85Vであった。

【0077】このように、ゲート 絶縁膜14B,34B の主材料である高誘電率膜(ここでは ZrO_2 膜)中へ不純物金属イオンをドーピングすることによって、即ち上記各高誘電率膜中の荷電欠陥の密度を制御することによって、既述のI MOSFET10及びI MOSFET30と同様に、I MOSFET10B及びI MOSFET30Bのしきい値電圧をそれぞれ独立に制御・設定することができる。従って、半導体装置1Bによれば、半導体装置1と同様の効果を得ることができる。

【 0 0 7 8 】このとき、図5 及び図6 によれば、Yイオンをp MOSFET 3 0 Bのゲート 絶縁膜3 4 Bに対して1 a t o m%程度ドープし、Taイオンをn MOSFET 1 0 Bのゲート 絶縁膜1 4 Bに対して1 a t o m%程度ドープすることによって、p MOSFET 3 0 Bとn MOSFET 1 0 Bとでしきい値を整合しつつ、双方のしきい値を共に低減可能である。

【 0 0 7 9 】なお、主材料膜としてZ r O 2 以外の既述の材料を用い、及び/又は、Y イオン及びT a イオン以外の既述の不純物金属イオンを用いた場合でも同様の結果が得られることが、別途に実施した実験・検討により明らかとなっている。このときの不純物濃度としきい値電圧との関係は図5 及び図6 のそれとおおむね一致するものであった。

【0080】なお、チャネル領域の表面を保護するために、ゲート絶縁膜14B,34Bとウェル11,31との間に、図1のMOSFET10,30の第1絶縁膜141,341と同様の低誘電率膜を設けても構わない。【0081】<実施の形態3>さて、実施の形態1,2では半導体装置1,1BがCMOSデバイスを含む場合を説明したが、実施の形態3では半導体装置1,1Bにおけるしきい値の制御方法をシステムLSIに適用した場合を説明する。なお、システムLSIは互いに異なるしきい値を有したロジック回路用、メモリセル用及びI

/O回路用のMOSFET(ないしはMISFET)を 備える。

【 0082】図7 に実施の形態3 に係る半導体装置1 C の模式的な断面図を示す。半導体装置1 C はシステムL S I を含んでおり、図7 にはロジック回路用MOSFE Tとしての第1 のn MOSFET(ないしは第1 MI S FET) 10 C 及びI / O 回路用MOSFETとしての第2 のn MOSFET(ないしは第2 MI SFET) 3 0 C を図示している。

【0083】第1のn MOSFET10Cは図1のn M 10 OSFET10と同様の構成を有する。また、第2のn MOSFET30Cは基本的には第1のn MOSFET 10Cと同様の構成を有している。即ち、第1のn MO SFET10Cと同様に、第2のn MOSFET30C はp ウェル31Cの表面31CS上にこの順序で積層さ れた第1 絶縁膜3 4 1 C, 第2 絶縁膜3 4 2 C 及びゲー ト 絶縁膜3 5 Cを備えている。第1 絶縁膜3 4 1 C 及び 第2 絶縁膜3 4 2 C がゲート 絶縁膜3 4 C を成す。ま た、第2 のn MOSFET30 Cはp ウェル31 Cの表 面31 CS内に形成された(ソース・ドレイン領域を成 20 す) n 型の不純物層32C,33Cを更に備えている。 【 0084 】第2 絶縁膜1 42.342 C は主材料とし て既述の8 以上の比誘電率を有した高誘電率膜を含んで おり、半導体装置1と同様に、第2 絶縁膜1 4 2 , 3 4 2 Cの少なくとも一方に既述の不純物金属イオンがドー ピングされている。かかるドーピングによって各高誘電 率膜中の荷電欠陥の密度及び極性を、従ってn MOSF ET10C,30Cのしきい値を制御している。特に、 第1 及び第2 のn MOSFET10C, 30 Cは同じチ ャネル型ではあるが、I /O回路用の第2 のn MOSF ET30Cのしきい値はロジック回路用の第1のn MO SFET10Cのそれよりも高く設定している。なお、 半導体装置1 Cのその他の構成は半導体装置1 と 同様で ある。

【 0085】このように、半導体装置1 Cによれば、同じn チャネル型のMOSFET10C,30 Cについても各しきい値を独立に制御することができ、両MOSFET10C,30 C間でしきい値を違えることができる。即ち、半導体装置1 Cは半導体装置1 と同様の効果を奏する。なお、第1 及び第2 のn MOSFET10C,30 Cを共にp MOSFETに変更しても上述の説明はあてはまる。また、第1 及び第2 のn MOSFET10C,30 Cの関係を、メモリセル用及びI / O回路用のMOSFETに並びにロジック回路用及びメモリセル用のMOSFETに適用することも可能である。

【 0086】 < 実施の形態4 > 実施の形態1 ~ 3 では半導体装置1,1B,1CのMOSFET10,30,1 0B,30B,10,30Cが共に高誘電率膜を有したゲート 絶縁膜14,34,14B,34B,14,34 Cを備える場合を説明したが、上述のしきい値の制御方 50

法は半導体装置が備える複数のMOSFETのうちの1つについても適用可能である。

【0087】図8に実施の形態4に係る半導体装置1Dの模式的な断面図を示す。半導体装置1Dは既述のnMOSFET10と、pMOSFET(ないしは第2MISFET)30Dとを備えている。pMOSFET30Dのゲート絶縁膜34Dは、例えば熱酸化膜等のシリコン酸化膜やシリコン窒化膜やこれらの組み合わせであるシリコン酸化窒化膜等の低(比)誘電率の誘電体膜からなる。なお、pMOSFET30D及び半導体装置1Dのその他の構成は図1のpMOSFET30及び半導体装置1と同様である。

【 0088】 つまり、半導体装置1 Dではn MOSFE T10の第2 絶縁膜1 42を成す高誘電体膜中の荷電欠陥の密度と極性との少なくとも一方を制御することによって、n MOSFET10とp MOSFET30 Dとでしきい値を違えている。半導体装置1 Dによっても、半導体装置1 と同様の効果を得ることができる。なお、例えば、p MOSFET30 Dに変えてn MOSFETを設けても構わないし、n MOSFET10 に変えてp MOSFET30(図1参照)を設けても構わない。

【 0089】半導体装置1,1B~1Dと同様にして3 つ以上のMOSFETを備える半導体装置においても各 MOSFETのしきい値を独立に制御可能である。

[0090]

40

【 発明の効果】請求項1 に係る発明によれば、第1 誘電 体膜中と第2誘電体膜中とでドーピングによる荷電欠陥 の密度及び/又は極性が異なるので、第1誘電体膜と第 2 誘電体膜との帯電状態を違えることができる。このた め、第1及び第2 MI SFETでゲート 電極の材料が同 じ場合であっても、第1 ゲート 絶縁膜付近の半導体基板 のエネルギーバンドの状態と第2ゲート絶縁膜付近の半 導体基板のエネルギーバンド の状態とをそれぞれ独立に 制御することができる。従って、第1 MI SFETと第 2 MI SFETとでしきい値電圧を独立に制御すること ができる。このとき、従来の半導体装置のようにゲート 電極(多結晶シリコン)中のボロンの突き抜けやMIS FETのチャネル領域へのドーピングによるチャネルリ ークを引き起こすことがない。従って、従来の半導体装 置と比較してより精度良く(意図しない変化を抑制し て)又より広い電圧範囲内で第1 MI SFETのしきい 値電圧を制御することができる。

【 0091】請求項2に係る発明によれば、第1及び第2誘電体膜が異なる材料から成る場合よりも半導体装置の製造を簡略化できる。

【0092】請求項3に係る発明によれば、n チャネル型及びp チャネル型MI SFETで例えばC MOSを成す場合に、両MI SFETのしきい値を整合させることができる。更に、n チャネル型MI SFETのしきい値電圧を低減することができる。

【 0093】請求項4に係る発明によれば、n チャネル 型及びp チャネル型MI SFETで例えばCMOSを成 す場合に、両MI SFETのしきい値を整合させること ができる。更に、p チャネル型MI SFETのしきい値 電圧を低減することができる。

【0094】請求項5に係る発明によれば、同じチャネ ル型の第1及び第2MISFET間でしきい値電圧を違 えることができる。これにより、例えばしきい値電圧の 低いロジック回路用MI SFET及びしきい値電圧の高 いI /O回路用MI SFETの双方を備えた半導体装置 10 を提供することができる。

【0095】請求項6に係る発明によれば、同じチャネ ル型の第1及び第2MISFET間でしきい値電圧を違 えることができる。これにより、例えばしきい値電圧の 低いロジック回路用MI SFET及びしきい値電圧の高 いI /O回路用MI SFETの双方を備えた半導体装置 を提供することができる。

【 0096 】請求項7 に係る発明によれば、第1 MI S FETと第2 MI SFETとでしきい値電圧が独立に制 御された半導体装置を提供することができる。

【 0097 】請求項8 に係る発明によれば、第1 MI S FETと第2 MI SFETとでしきい値電圧が独立に制 御された半導体装置を提供することができる。

【 0098 】請求項9 に係る発明によれば、MI SFE Tのしきい値電圧を大きく変化させることが可能な荷電 欠陥を形成することができる。

【0099】請求項10に係る発明によれば、良質の、 ドーピングされた第1及び/又は誘電体膜を形成するこ とができる。

【 0100 】請求項11に係る発明によれば、両有機金 30 属の有機配位子同士の副反応を抑えることができ、再現 性の高い膜形成が可能である。

【 0101】請求項12に係る発明によれば、第1誘電 体膜中のドーピングによる荷電欠陥の密度と極性との少 なくとも一方の制御によって、第1 MI SFETに第2 MI SFETとは異なるしきい値電圧が与えられてい る。このとき、第1誘電体膜中の荷電欠陥の密度及び/ 又は極性の制御によって、第1及び第2MISFETの しきい値電圧を容易に違えることができる。また、従来 の半導体装置のようにゲート電極(多結晶シリコン)中 40

のボロンの突き抜けやMI SFETのチャネル領域への ドーピングによるチャネルリークを引き起こすことがな い。従って、従来の半導体装置と比較してより精度良く (意図しない変化を抑制して) 又広い電圧範囲内で第1 MI SFETのしきい値電圧を制御することができる。 【図面の簡単な説明】

【 図1 】 実施の形態1 に係る半導体装置の模式的な断 面図である。

【 図2 】 実施の形態1 に係る半導体装置においてゲー ト 絶縁膜の第2 絶縁膜中の不純物金属イオンの濃度と M OSFETのしきい値電圧との関係を説明するための図 である。

【 図3 】 実施の形態1 に係る半導体装置においてゲー ト 絶縁膜の第2 絶縁膜中の不純物金属イオンの濃度と M OSFETのしきい値電圧との関係を説明するための図 である。

【 図4 】 実施の形態2に係る半導体装置の模式的な断 面図である。

【 図5 】 実施の形態2 に係る半導体装置においてゲー ト 絶縁膜中の不純物金属イオンの濃度とMOSFETの しきい値電圧との関係を説明するための図である。

実施の形態2 に係る半導体装置においてゲー ト 絶縁膜中の不純物金属イオンの濃度とMOSFETの しきい値電圧との関係を説明するための図である。


実施の形態3 に係る半導体装置の模式的な断 【 図7 】 面図である。

【 図8 】 実施の形態4 に係る半導体装置の模式的な断 面図である。

【 図9 】 従来の半導体装置の模式的な断面図である。 【符号の説明】

1,1B~1D 半導体装置、2 半導体基板、10, 10B, 10C n MOSFET (第1 MI SFE T)、14,14B ゲート 絶縁膜(第1ゲート 絶縁 膜)、141,341,341C 第1 絶縁膜、14 2,342,342C第2絶縁膜、15,35 ゲート 電極、30,30B,30D p MOSFET (第2 M ISFET)、30C n MOSFET(第2 MISF ET)、34,34B~34D ゲート 絶縁膜(第2ゲ ート 絶縁膜)、εr 比誘電率。

【図1】



【図2】

キーバント	濃度 (atom%)	nMOSFETのしきい値(V)	pMOSFETのしさい値(V)
なし	_	0.32	-0.61
S r	0.03	0.33	-0.60
Sr	0.10	0.36	-0.57
Sr	0.3	0.42	-0.51
S r	1	0.54	-0.39
8 r	3	0.70	-0.23
Sr	10	0.71	-0.22

【図4】

1:半導体装置


2:半導体基板

10:nMOSFET (第1MISFET) 14:(第1)ゲート絶縁膜 15,35:ゲート電機

30:pMOSFET (第2MISFET)

34: (第2) ゲート 絶縁度 141,341:第1絶縁度 142,342:第2絶縁度

18



【 図3 】

ドーパント	濃度(atom%)	nMOSFETのしさい値(Y)	pMOSFETのしきい値(V)
なし		0.32	-0.61
Zr	0.03	0.31	-0.62
Zr	0.10	0.28	-0.65
Zr	0.3	0.22	-0.71
Ζr	1	0.10	-0.83
Ζr	3	0.05	-0.96
Zr	10	0.06	-0.97

1 B:半導体装置

10B:nMOSFET (第1MISFET) 14B: (第1) ゲート絶縁膜 30B:pMOSFET (第2MISFET) 34B: (第2) ゲート絶縁膜

【図6】


【 図5 】

ドーパント	濃度(atom%)	nMOSFETのしきい値(V)	pMOSFETのしさい値(V)
なし		0.46	-0.49
Υ	0.03	0.47	-0.48
Υ	0.10	0.49	-0.47
Y	0.3	0.55	-0.40
Y	1	0.68	-0.24
Υ	э	0.80	-0.10
Y	10	0.80	-0.09

ドーバント	濃度 (atom%)	nMOSFETのしきい値(V)	pMOSFETのしきい値(V)
なし	_	0.46	-0.49
Та	0.03	0.45	-0.49
Ta	0.10	0.39	-0.56
Ta	0.3	0.35	-0.62
Ta	1	0.26	-0.70
Ta	3	0.10	-0.86
Та	10	0.09	-0.85

【 図7 】

【図8】




1D:半導体装置

30D: pMOSFET (第2MISFET) 34D: (第2)ゲート絶縁膜

1 C:半導体装置

1 C: 半球体を値 1 OC: n M OS F E T (第1M I S F E T) 3 OC: n M OS F E T (第2M I S F E T) 3 4 C: (第2) ゲート絶縁膜 3 5 C: ゲート電観 3 4 1 C: 第1絶縁膜 3 4 2 C: 第2絶縁膜

【 図9 】



フロント ページの続き

(51) Int.Cl.7

識別記号

FΙ

テーマコート (参考)

H0 1 L 29/78

F ターム (参考) 5F048 AB01 AB03 AB06 AB07 AC01

AC03 BB06 BB07 BB08 BB09

BB11 BB12 BB15 BB16 BB17

BB18 BE03 BG12 DA23 .

5F058 BA20 BD05 BD06 BF06 BF27

BF31 BJ01

5F140 AA06 AA28 AB03 AC32 AC33

BA01 BD01 BD05 BD07 BD09

BD11 BD17 BE07 BE09 BE10

BE15 BF01 BF04 BF05 BF07

BF10 BF11 BF18 BG08 CB01

Œ08